2017年11月1日，由國家半導體照明工程研發及產業聯盟、第三代半導體產業技術創新戰略聯盟、北京市順義區人民政府主辦的第十四屆中國國際半導體照明論壇暨 2017 國際第三代半導體論壇開幕大會在北京順義隆重召開。
會期兩天半，同期二十余場次會議。在2日上午，由中國電子科技集團第十三研究所和專用集成電路重點實驗室共同協辦的“氮化鎵功率電子器件”技術分會上，來自德國ALLOS Semiconductors GmbH市場總監Alexander LOESING帶來“無碳摻雜GaN-on-Si大外延片實現低漏電流”報告。
Alexander LOESING表示，最近硅襯底上GaN的功率器件已經可以量產。但是一直存在對于更好品質的需求：需要減少器件漏電流，需要器件工作在更高的電壓電流。 GaN器件到目前為止已經不能到達其理論電場極限（Ec）。因此，碳摻雜經常用來彌補這一缺陷以達到預期的漏電流。不幸的是，碳摻雜GaN可能惡化器件的動態開關特性和晶體質量。
通過本項工作，我們已經知道采用不同手段提高隔離性能，例如通過提高晶體質量，在不影響外延片生產能力的情況下通過更大的彎曲增加GaN層厚度，以及通過疊層設計防止雪崩效應。
為此，我們已經在（111）硅襯底上通過MOVPE生長了150mm的硅襯底GaN外延片；并且已經通過增加GaN厚度到7 ?m能夠顯示有效的隔離。同時，已經可以展示進一步提高晶體質量提高隔離效果；在XRD下的FWHM為 330arcsec（002）和420arcsec（102）。最后我們證明了通過優化GaN和Si襯底之間核/緩沖層以及GaN層的插入層的特殊的疊層設計可以減少漏電流。
結果顯示，即使在沒有進行碳摻雜到GaN的情況下，600V時由此產生的垂直漏電流低至0.07?A/mm2，橫向漏電流低至0.005?A/mm。而在200毫米晶圓的下測試的初期結果顯示了該應用技術的可擴展性。
